このページの先頭です

メニューを飛ばして本文を読む

ここから本文です

サイト内の現在位置

研究者情報:研究・産学連携

研究室紹介OPAL-RING
範 研究室

ハードウェアシステムおよびVLSIの設計・実装・評価

所属 大学院情報理工学研究科
先進理工学専攻
メンバー 範 公可 教授
所属学会 電子情報通信学会、IEEE
研究室HP http://vlsilab.ee.uec.ac.jp
印刷用PDF

掲載情報は2015年8月現在

範 公可
Cong-Kha PHAM
キーワード

VLSI、集積回路、回路設計、アナログ回路、デジタル回路、電源回路、System on a Chip、CAD ツール、SLID、サーチレス情報検出デバイス

研究概要

ハードウェアシステムやVLSIの設計・実装・評価を行い、集積回路設計を担う人材を育成

集積回路に関する技術は日々進化している。2010年現在のプロセスルール(最小加工寸法)は25 nm(ナノメートル)に達し、2020年には22 nmにまでになると予測されるほど微細化が進んでいる。また、集積回路の市場の成長率にも眼を見張るものがあり、不景気なこの時代にもかかわらず、年間50%も成長しており、他のプロダクトに比べて有利な状態になっている。
半導体は産業のコメと言われ、2008年に百京(10の18乗)個のトランジスタが既に製造されている。しかし、これだけ微細化の技術が進んでいるのに、実際に回路設計ができる人材は不足しているのだ。
当研究室では、大学におけるハードウェアシステムやVLSIの設計・実装・評価を行い、集積回路に関してさまざまな研究を行うとともに、これからの集積回路の設計を担う人材の育成も同時に行っている。

集積回路設計には総合的な知識が必要

ハードウェアシステム評価ボード

集積回路の設計には、物理、数学だけでなく理工系の科目全ての総合的な知識が必要になる。そのため、当研究室では集積回路の設計・実装・評価を一貫して行っている。具体的には、チップを設計して、実際にパターンを描き、チップ化したものを評価・検証して、デバッグを行い、チップに焼くといった、VLSI製作手順の全てを1人が担当する。一連の作業を全てできることが回路設計の基本になると考えているからだ。

System on a Chip

チップの研究に関しては、各種の情報処理ハードウェアシステムを集積化する、System on a Chipを目指している。そのためには、どこまで消費電力や発熱量を抑えるかを考慮したトレードオフが重要となる。例えば、トランジスタが10個必要な回路で個数を減らし6個でできないか? ある機能を重視するために別の機能を落とす必要があるか? 速く動かすためにどこまで電流供給量を増やさなければならないか? 発熱量が増加するのを抑えることはできないか? など、各種信号に対しての入出力制御を考える。

試作したICを測定評価
VLSIの大きさはわずか数ミリ

高機能回路とバッテリー消費量のトレードオフ問題

学生が設計した回路図

現在、数多くの電源回路を設計しているなかで、特に携帯電話等に利用される高機能回路とバッテリー消費量のトレードオフが重要問題になっている。例えば、高速再起動電源は、スリープモードからの再起動を高速化する電源だ。現状の回路でスリープ状態から復帰するのに時間がかかるのは、急激な電流が流れるときの回路への負担を軽減するためだ。

そこで、当研究室では、高度な機能を持つ電源回路の設計を研究している。この回路では、電源の傾きを最適化して、段階的に起動時間を調整する手法を使って、従来は約7・5ms(ミリ秒)必要だった再起動時間を150(マイクロ秒)と、50分の1に短縮した。この回路はアナログで作られている。デジタルでも同様の処理ができるが、DSPを介すので電力のロスが多くなるほか、回路が大きくなってしまうためである。

アドバンテージ

回路設計に関する全てを包括的に教育

実際に完成したチップと設計図を検証

前に説明したとおり当研究室では、集積回路に関してチップの設計・評価・検証、デバッグなどのVLSI製作工程の全てを、担当者たる学生たち1人1人が自ら行う。まず、集積回路のさまざまな機能を考えてコンセプトを出す。次に、実際にCADなどのツールを使って回路設計を行う。この後、シミュレーションを行いながら回路を見直していき、CADを使って製造のためのパターンを書く。早い人なら、3カ月でここまでの作業を行う。
この作業後、作成したデータを外部の製作会社に渡すと約3カ月でチップとして帰ってくる。それを評価して不具合が見つかった場合は、また最初の作業に戻る。このように、全ての作業を包括的に行うことで、回路設計とは何かということが真に理解できるのである。
回路の設計やCADを使った回路デザインなどの、集積回路の製作の一部分が学べる研究室は多いが、当研究室のように集積回路づくりの全てが学べるところは少ないと自負している。

大規模集積システム設計教育研究センターの恩恵

また、大規模集積システム設計教育研究センター(VDEC)の会員になっており、回路の設計からチップ化まで支援を受けている。例えば、1ライセンス数千万円クラスのツールを無料で利用でき、チップ製造に関しても格安で企業に依頼できるので、積極的にいろいろなものを作ることができる。

負荷変動回路や校正回路のチップ化

他にも、重い負荷から解放されたときに起こる電圧変動を短時間(従来は2msかかったものを1・3msにまで短縮)で制御できる負荷変動回路や、スイッチングレギュレータで起こる発振を抑制できる校正回路なども既にチップ化している。
2012年、米国電気電子学会(IEEE)最優秀講演論文賞を受賞した。

今後の展開

付加価値の高い集積回路で日本の電機業界を活気づけたい

CADツールを駆使してICを設計

冒頭にも述べたとおり、集積回路は毎年すごい勢いで成長している。この成長から取り残されないためにも、簡単なものから、より付加価値の高いものへとシフトしていかなければならない。例えば、最新のCPUは1個1000ドルぐらいする。今の日本にとって、数で稼ぐ時代は終わり、付加価値の高いものが作れることが重要になってきている。
そこで、当研究室では、より付加価値の高い集積回路を作り出せる回路設計デザイナーを社会に送り出し、日本の電機業界が再び活気を取り戻せるようになればと考えている。

世界初サーチレス情報検出デバイス「SLID」
研究・産学連携
研究
産学官連携