武永 康彦
TAKENAGA YASUHIKO
LABO URL：http://crimson.cs.uec.ac.jp/
J-GLOBAL ID: 200901055425771270
Researchmap Member ID: 1000222129
INFORMATION
| ~ 1991-03 | Kyoto University Graduate School, Division of Engineering情報工学専攻 |
| ~ 1989-03 | Kyoto University Faculty of Engineering情報工学科 |
| 2023-04 ~ 2027-03 | パラメータや盤面を変更したゲームの必勝戦略と計算複雑さ |
| 2022-06 ~ 2025-03 | 組合せ的前処理と量子アニーリングの融合による行列計算の加速手法 |
| 2018-04 ~ 2022-03 | Strategies of games on graphs and games with onlineness |
| 2015-10 ~ 2018-03 | Online problems and complexity in games and puzzles |
| 2011 ~ 2013 | Game informatics: Search of And-Or tree and Computational Complexity of games and puzzles |
| 2009 ~ 2011 | Research on parameterized graph algorithms |
| 2004 ~ 2007 | 論理関数表現のモデルとシンボリックアルゴリズム |
| 1998 ~ 2001 | The application of Formal Language Theory to Natural Language Processing |
| 1998 ~ 2001 | Lower Bounds in Computer Science |
| 1997 ~ 1998 | 論理関数のグラフ表現の性質と双対比への応用 |
| 1995 ~ 1996 | Research on Development of Formal Logic Design Verifier for Microprocessors |
| 1993 ~ 1994 | Basic Research on High-Speed Boolean Function Manipulator |
| 1993 ~ 1994 | Research on Formal Verifier of Logic Design Based on Temporal Logic |
| 1993 ~ 1993 | 二分決定グラフの性質と並列処理アルゴリズムに関する研究 |
| 1992 ~ 1992 | 論理関数処理の並列アルゴリズムと計算複雑さに関する研究 |
| 1991 ~ 1992 | Research on Development of Logic Synthesizer and Design Verifier for Sequential Circuits Based on Boolean Function Manipulation |
| 1990 ~ 1991 | Research on Efficient Manipulation of Boolean Functions Using Shared Binary Decision Diagrams and Its Application to Computer Aided Logic Design |
| 2017-06-01 ~ 2019-05-31 | 電子情報通信学会会誌編集委員会 編集特別幹事 |
| 2002-05 ~ 2008-05 | 電子情報通信学会 コンピュテーション研究専門委員会専門委員 |
| 2004-05 ~ 2006-05 | 電子情報通信学会 学会誌編集委員 |
| 2000-06 ~ 2004-06 | 情報処理学会 論文誌編集委員 |
| 2000-05 ~ 2002-04 | 電子情報通信学会 コンピュテーション研究会幹事 |
